Chapter 7

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Pendahuluan

2. Tujuan

3. Alat dan Bahan

4. Dasar Teori

5. Percobaan  

6. Download File  

Percobaan ...

1. A. Prosedur
2. B. Rangkaian Simulasi dan Prinsip Kerja
3. C.Video Simulasi
4. D. Download File

1. Pendahuluan [Kembali]

 Rangkaian aritmatik adalah bagian penting dalam sistem digital yang digunakan untuk melakukan operasi matematis seperti penjumlahan, pengurangan, dan manipulasi data biner. Rangkaian ini disusun dari kombinasi gerbang logika dasar dan digunakan dalam berbagai perangkat digital, termasuk kalkulator, prosesor, dan mikrokontroler. Mempelajari rangkaian aritmatik membantu memahami cara kerja pengolahan data dalam bentuk biner serta menjadi dasar dalam perancangan sistem digital yang lebih kompleks.

2. Tujuan[Kembali]

1. Mempelajari dan memahami konfigurasi rangkaian aritmatika.

1. Memahami cara pembuatan rangkaian aritmatika pada proteus.

1. Mengetahui penggunaan rangkaian aritmatika.

3. Rangkaian Simulasi dan Prinsip Kerja[Kembali]

• IC 7485

IC 7485 4-bit Magnitude Comparator adalah komparator 4-bit yang digunakan untuk membandingkan dua bilangan biner 4-bit, yaitu A (A3–A0) dan B (B3–B0). 

IC ini menghasilkan tiga sinyal output: A > B       A = B       A < B

•  Gerbang AND

jenis pertama adalah gerbang AND. Gerbang AND ini memerlukan dua atau lebih input untuk menghasilkan satu output. Jika semua atau salah satu inputnya merupakan bilangan biner 0, maka outputnya akan menjadi 0. Sedangkan jika semua input adalah bilangan biner 1, maka outputnya akan menjadi 1.

• Gerbang OR

Jenis kedua adalah gerbang OR. Sama seperti gerbang sebelumnya, gerbang ini juga memerlukan dua input untuk menghasilkan satu output. Gerbang OR ini akan menghasilkan output 1 jika semua atau salah satu input merupakan bilangan biner 1. Sedangkan output akan menghasilkan 0 jika semua inputnya adalah bilangan biner 0.

• Gerbang XOR

Jenis berikutnya adalah gerbang XOR. Gerbang XOR ini memerlukan dua input untuk menghasilkan satu output. Jika input berbeda (misalkan: input A=1, input B=0) maka output yang dihasilkan adalah bilangan biner 1. Sedangkan jika input adalah sama maka akan menghasilkan output dengan bilangan biner 0.

• NOT

Jenis berikutnya adalah gerbang NOT. Gerbang NOT ini berfungsi sebagai pembalik keadaan. Jika input bernilai 1 maka outputnya akan bernilai 0 dan begitu juga sebaliknya.

4. Dasar Teori[Kembali]

Half-Subtractor merupakan rangkaian logika kombinasi yang digunakan untuk menghitung pengurangan dua bit biner, yaitu satu bit minuend (A) dan satu bit subtrahend (B). Rangkaian ini menghasilkan dua keluaran, yaitu:

• Difference (D) , hasil pengurangan A - B

                            A ⊕ B (XOR)

• Borrow (Bo) , bit pinjaman jika A < B

Persamaan Logika

• Difference (D) = A ⊕ B (XOR)
• Borrow (Bo) = ¬A ∧ B

Penjelasan

• Jika A = B → D = 0 (karena 1−1 atau 0−0 = 0), dan tidak ada pinjaman (Bo = 0)
• Jika A = 1 dan B = 0 → D = 1, Bo = 0
• Jika A = 0 dan B = 1 → D = 1, tetapi A kekurangan nilai sehingga meminjam (Bo = 1)

5.Percobaan[Kembali]

a) Prosedur[kembali]

• Buka aplikasi proteus
• Pilih komponen yang dibutuhkan, pada rangkaian ini dibutukan gerbang XOR, Gerbang AND, dan gerbabng OR.
• Rangkai setiap komponen menjadi rangkaian yang diinginkan
• Ubah spesifikasi komponen sesuai kebutuhan
• Jalankan simulasi rangkaian

b) Contoh Soal

1. Example

           A= 1,  B= 0

    Difference (D) = A ⊕ B = 1 ⊕ 0 = 1

    Borrow (Bo) = ¬A ∧ B = ¬1 ∧ 0 = 0 ∧ 0 = 0

        Jawaban:

    Difference = 1

    Borrow = 0

(Artinya: 1 - 0 = 1, tidak butuh pinjaman)

2. Example   

            A = 0, B = 1

    Difference (D) = A ⊕ B = 0 ⊕ 1 = 1

    Borrow (Bo) = ¬A ∧ B = ¬0 ∧ 1 = 1 ∧ 1 = 1

        Jawaban:

    Difference = 1

    Borrow = 1

(Artinya: 0 - 1 = -1 dalam bentuk biner, jadi hasilnya 1 dengan pinjaman 1)

3. Diberikan dua input A = 1 dan B = 1. Berapakah Difference (D) dan Borrow (Bo) pada rangkaian        Half-Subtractor?

    A. D = 1, Bo = 1

    B. D = 0, Bo = 0

    C. D = 0, Bo = 1

    D. D = 1, Bo = 0

4. Manakah persamaan yang benar untuk menghitung Borrow (Bo) dalam rangkaian Half-                        Subtractor?

    A. Bo = A ∧ B

    B. Bo = A ⊕ B

    C. Bo = ¬A ∧ B

    D. Bo = A ∨ B

c) Rangkaian Simulasi dan Prinsip Kerja [kembali]

7.10 Logic implementation of a full adder with half-adders.

7.11 Four-bit binary adder.

7.12 Half-subtractor.

7.13 Logic diagram of a half-subtractor.

7.10 merupakan implementasi dari rangkaian Full Adder 1-bit yang dibangun menggunakan gerbang logika dasar seperti XOR, AND, dan OR. Rangkaian ini memiliki tiga input utama yaitu A1, B1, dan Cin1 (carry input), serta dua output yaitu S1 (sum) dan Cout1 (carry output). Proses penjumlahan dimulai dari gerbang XOR pertama (U6) yang menghitung A1 ⊕ B1, menghasilkan sum sementara. Output dari XOR ini kemudian diproses bersama Cin1 melalui XOR kedua (U9) untuk menghasilkan output sum final S1. Sementara itu, gerbang AND pertama (U7) menghitung A1 ∧ B1, dan gerbang AND kedua (U8) menghitung (A1 ⊕ B1) ∧ Cin1. Hasil dari dua gerbang AND ini dikombinasikan oleh gerbang OR (U10) untuk menghasilkan Cout1, yaitu carry keluar. Dengan demikian, rangkaian ini secara keseluruhan berfungsi menjumlahkan tiga bit biner dan menghasilkan satu bit hasil serta satu bit carry.

7.11 merupakan rangkaian penjumlah biner 4-bit yang dibentuk dari empat buah Full Adder satuan yang disusun secara berantai (ripple-carry). Setiap blok full adder memiliki tiga input: dua bit data (Ai dan Bi) serta carry input dari full adder sebelumnya. Rangkaian dimulai dari Full Adder 0 yang menerima input A0, B0, dan Cin0. Hasil sum (S0) dan carry output (Cout0) dari adder pertama diteruskan ke adder berikutnya, dan proses ini berlangsung hingga full adder terakhir (Full Adder 3) yang menghasilkan output sum terakhir (S3) dan carry akhir (Cout). Penjumlahan dilakukan secara bit-per-bit dari bit terkecil hingga terbesar dengan mempertimbangkan carry di setiap langkah. Nilai input biner yang digunakan dalam gambar menghasilkan output 0011 (desimal 3) dengan carry out akhir 1. Rangkaian ini menunjukkan bagaimana penjumlahan bilangan biner lebih dari 1-bit dapat dilakukan dengan prinsip full adder berantai.

7.12 merupakan rangkaian logika kombinasi yang berfungsi untuk melakukan pengurangan dua bit biner, yaitu input A sebagai minuend dan B sebagai subtrahend. Rangkaian ini memiliki dua output: Difference (D) sebagai hasil pengurangan dan Borrow (Bo) sebagai penanda apakah terjadi peminjaman saat pengurangan berlangsung. Pada kondisi input yang diberikan, yaitu A = 1 dan B = 0, maka operasi pengurangan yang terjadi adalah 1 dikurangi 0. Dalam logika biner, hasil dari 1 - 0 adalah 1 dan tidak memerlukan peminjaman, sehingga output yang dihasilkan oleh rangkaian ini adalah D = 1 dan Bo = 0. Secara logika, Difference diperoleh dari operasi XOR (A ⊕ B), sedangkan Borrow dihasilkan dari operasi ¬A ∧ B. Karena A bernilai 1, maka ¬A = 0, dan 0 ∧ 0 = 0, yang menghasilkan nilai Borrow = 0. Oleh karena itu, prinsip kerja Half-Subtractor ini dapat dijelaskan sebagai pengurangan satu bit yang menghasilkan nilai selisih dan informasi peminjaman berdasarkan nilai logika dari kedua input.

7.13 merupakan rangkaian Half-Subtractor yang dibangun menggunakan gerbang logika dasar yaitu XOR, NOT, dan AND. Rangkaian ini memiliki dua input, yaitu A sebagai minuend (bilangan yang dikurangi) dan B sebagai subtrahend (pengurang). Tujuan dari rangkaian ini adalah menghitung hasil pengurangan satu bit biner (A - B) dan menentukan apakah terjadi pinjaman atau tidak. Output pertama, yaitu D (Difference), dihasilkan dari gerbang XOR (U1) yang mengimplementasikan operasi A ⊕ B. Output ini menunjukkan selisih biner antara A dan B. Output kedua, yaitu B0 (Borrow), dihasilkan dari gerbang AND (U2) yang menerima input dari hasil negasi A (melalui gerbang NOT U3) dan langsung dari B. Operasi ini merepresentasikan logika ¬A ∧ B, yang berarti borrow hanya terjadi jika A bernilai 0 dan B bernilai 1. Dengan kata lain, peminjaman diperlukan hanya ketika nilai yang dikurangkan (B) lebih besar dari nilai asal (A). Secara keseluruhan, rangkaian ini secara sederhana menjelaskan konsep pengurangan biner satu bit dengan menampilkan hasil pengurangan dan status pinjaman.

c) Video Simulasi [kembali]

6. Download File[Kembali]

Rangkaian Proteus

• Fig.7.11  [Download]
• Fig.7.12  [Download]

Datasheet Resistor [Download]

Datasheet Kapasitor [Download]

Datasheet AmpereMeter [Download]

Datasheet Multimeter [Download]

Datasheet OP-Amp [Download]

Datasheet VoltMeter [Download]

Datasheet IC 7485 [Download]